Przez dziesięciolecia postęp w zakresie półprzewodników oznaczał jedno: tranzystory termokurczliwe.Ale przy 2 nm ta ścieżka się skończyła.Skalowanie tranzystorów nie zapewnia już znaczących korzyści.Zamiast tego wydajność wynika teraz z rewolucji architektonicznej: tranzystory GAA i tylne zasilanie zmieniają sposób projektowania chipów.
Prawdziwe wąskie gardło przesunęło się z samych tranzystorów na rezystancję połączeń, dostarczanie mocy i przeciążenie układu.Aby móc się dalej rozwijać, cały system chipów musi zostać przebudowany, a nie tylko zmniejszony.Era 2 nm nie jest już wyścigiem w kierunku miniaturyzacji;to konkurs innowacji w architekturze typu full-stack.
Koniec FinFET: skalowanie traci logikę ekonomiczną
Technologia FinFET, która przez lata dominowała w zaawansowanych węzłach, nie jest już w stanie efektywnie skalować.Nawet jeśli producenci będą nadal zmniejszać wymiary, poprawa wydajności będzie maleć, a koszty eksplodują.
- Rezystancja połączeń wzajemnych gwałtownie wzrasta w miarę zmniejszania się grubości przewodów
- Gęstość mocy staje się nie do opanowania
- Skalowanie SRAM prawie utknęło w martwym punkcie od czasu 5 nm
Stary model —mniejszy = lepszy– nie jest już aktualna.Przemysł musi przyjąć nowy paradygmat.
Nowy paradygmat 2 nm: podwójna rewolucja architektoniczna
Aby pokonać wąskie gardła, przy procesie 2 nm wymagane są obecnie dwie technologie:
- GAA (brama dookoła): Zastępuje FinFET, aby przywrócić kontrolę i wydajność tranzystora
- BSPDN (sieć zasilania z tyłu): Oddziela zasilanie i przesyłanie sygnału, aby wyeliminować zatory
Razem odbudowują od podstaw tranzystor i układ zasilania.
Prawdziwe wąskie gardło: od tranzystorów po interkonekty
Dzisiejsza wydajność jest ograniczona nie przez prędkość przełączania, ale przez okablowanie.Cienkie metalowe linie zapewniają wysoki opór, złożone trasowanie zwiększa opóźnienia, a szum zasilania pogarsza stabilność.
Wąskie gardło przeniosło się z urządzenia na interkonekt.Tylko restrukturyzacja architektoniczna może rozwiązać ten problem.
Zasilanie tylne (BSPDN): zmiana zasad gry
BSPDN całkowicie zmienia układ chipów, stosując prostą zasadę:
- Sygnały biegną z przodu
- Zasilanie idzie z tyłu
To oddzielenie zapewnia ogromne korzyści:
- Standardowa wysokość ogniwa maleje (6T → 5T i poniżej)
- Opór mocy spada ~10x, straty podczas cięcia i ciepło
- Przestrzeń routingowa z przodu jest całkowicie wolna dla sygnałów
BSPDN to jedyny sposób na utrzymanie skalowania w erze 2 nm.
Trzy ścieżki mocy tylnej: konkurencja w branży
O dominację rywalizują obecnie trzy trasy techniczne:
- BPR (podziemna szyna zasilająca): Proste, ale wysokie ryzyko zanieczyszczenia;raczej nie wejdzie do mainstreamu
- Zasilanie przez (Intel): Zrównoważony, kontrolowany, niskie ryzyko;najbardziej stabilne rozwiązanie inżynieryjne
- Styk tylny (TSMC / Samsung): Najwyższa gęstość i wydajność;wymagana ekstremalna precyzja osiowania (<5nm)
Wybór równoważy ryzyko, koszty i najwyższą wydajność.
2 nm zmienia krajobraz konkurencji
Era FinFET faworyzowała TSMC.Ale 2 nm resetuje grę:
- Intela: Pierwszy w masowej produkcji z 18 A + PowerVia
- TSMC: Podejście stopniowe — najpierw GAA, później BSPDN
- Samsunga: Agresywna integracja zasilania GAA + z tyłu
- Rapidus: Nowy podmiot poszukujący przełomu
Proces technologiczny 2 nm nie jest przedłużeniem starego wyścigu — to zupełnie nowa konkurencja.
Trudna prawda: skalowanie SRAM umarło
Nawet w przypadku GAA komórki bitowe SRAM przestały się znacząco skalować.Logikę można jeszcze ulepszyć, ale pamięć obniża teraz wydajność systemu.
Ta luka zmusza architektów do stosowania zaawansowanych opakowań i układania 3D, aby to zrekompensować.
Nowi zwycięzcy: sprzęt i materiały przejmują kontrolę
Proces 2 nm zwiększa koszt fabryki o ~20%, etapy procesu o >10%, a złożoność o ~30%.Środek ciężkości przesuwa się z litografii na:
- Epitaksja
- Trawienie
- Odkładanie
- Klejenie wafli
- Metrologia i inspekcja
Innowacje są obecnie napędzane przez integrację materiałów i procesów, a nie tylko przez zmniejszanie się funkcji.
Wniosek
Era 2 nm nie dotyczy mniejszych tranzystorów.Chodzi o przebudowa całej architektury chipa z GAA i zasilaniem tylnym.
Przyszłość półprzewodników należy do tych, którzy potrafią przeprojektować system, a nie tylko go zmniejszyć.Ta rewolucja architektoniczna zdefiniuje przywództwo na następną dekadę.